In der Leiterplattenfertigung bezeichnet Unterätzung einen Prozess, bei dem beim Ätzen der Kupferstrukturen mehr Material abgetragen wird als ursprünglich vorgesehen. Dieser Effekt entsteht, weil das Ätzmedium nicht nur senkrecht von oben auf die Kupferschicht wirkt, sondern seitlich unter den resistgeschützten Strukturen vordringt. Dadurch werden Leiterbahnen oder geometrische Formen an ihren Kanten leicht schmaler oder unregelmäßiger und es entsteht eine charakteristische, zufällige, Abweichung zwischen dem geplanten Layout und dem tatsächlich gefertigten Kupferbild. Unterätzung ist ein natürlicher Bestandteil der PCB-Produktion und tritt besonders dann auf, wenn Strukturen sehr klein sind oder die geometrischen Formen hohe Kantenlängen, Winkel oder enge Radien besitzen. Diese Effekte waren bisher meist unerwünscht, werden im Projekt jedoch gezielt genutzt, um eindeutige physikalische Fingerabdrücke (physical unclonable keys (PUKs)) zu erzeugen.

Im Verbundvorhaben Trace-PCB wird dieser Unterätzungsprozess bewusst in definierten geometrischen Formen eingesetzt, die so skaliert werden, dass die dabei entstehenden Mikroabweichungen ausreichend groß sind, um diese zu analysieren. Die Strukturen werden so gestaltet, dass sie eine möglichst hohe Varianz aufweisen, sich jedoch innerhalb der prozessbedingten Fertigungstoleranzen bewegen. Diese Varianz ist nicht reproduzierbar und entsteht unabhängig in jeder einzelnen Leiterplatte, selbst wenn alle Fertigungsparameter identisch sind. Durch die kluge und zielgerichtete Auswahl geeigneter Formen wie z.B. Gitter, Linienfelder, Segmentkreise oder polygonale Muster entstehen Mikrofehler an den Kanten, die sich zu einer unverwechselbaren Gesamtstruktur kombinieren lassen. Damit bildet jede Leiterplatte einen eigenen physikalischen Fingerabdruck, der sich nicht kopieren oder vorhersagen lässt.

Sowohl die Generierung des Musters als auch die Erfassung von Mikrostrukturen sind Gegenstand des Verbundprojekts.

Diese Nutzung der Unterätzung als Quelle für einen PUK ist ein wesentlicher technologischer Kern des Projekts. Da die Mikroabweichungen durch zufällige chemische und physikalische Effekte entstehen, lassen sie sich weder simulieren noch durch Kopieren eines bestehenden Musters nachbilden. Während klassische physical unclonable functions (PUF)-Konzepte häufig in Halbleitern realisiert werden, nutzt das Projekt dieselben Effekte erstmals direkt in der Leiterplattenfertigung und schafft damit eine kostengünstige, skalierbare und chiplose Sicherheitslösung für sichere Lieferketten und Echtheitsprüfung.